前のページ 1/3 次のページ

SPARC(スパーク、Scalable Processor Architecture)は、サン・マイクロシステムズが開発・製造したRISCベースのマイクロプロセッサであり、その命令セットアーキテクチャの名称である。

現在はSPARCインターナショナルの登録商標であり、複数のメーカーが製造している。

◆ 概要

SPARCはサン・マイクロシステムズにより、1985年に最初に開発された。

SPARCはRISCベースで、特に浮動小数点演算とバイナリレベルの互換性に注意が払われている。同社は当初、自社のワークステーションに、モトローラ社の68000シリーズのMPUを利用していたが、後にカリフォルニア大学バークレー校のRISC Iをモデルに自社開発に着手。Sun4のSPARC搭載モデルを発表した。

SPARCは、完全ビッグエンディアンのRISCマイクロプロセッサ命令セットアーキテクチャで、SPARCインターナショナル(SPARC International, Inc.)の登録商標である。SPARCインターナショナルはSPARCを広めることと規格検定テストを行うために1989年に設立された組織であり、SPARCアーキテクチャをオープンにすることで寿命を延ばすことを目的としている。テキサス・インスツルメンツ、サイプレス・セミコンダクタ、富士通、サン・マイクロシステムズなどの製造業者がSPARCのライセンス供与を受けている。結果として、SPARCアーキテクチャは完全にオープンとなっていて、完全オープンソース実装のLEONが存在している。これはVHDLで書かれていて、そのソースコードはLGPLの元で利用可能となっている。

SPARCアーキテクチャの最初の実装はサン・マイクロシステムズのワークステーションで使われ、その後富士通などでも使われ、さらに大きなSMPシステムやスーパーコンピュータや制御用としても使われている。SPARCマシンは一般にSolarisオペレーティングシステム(サンがSPARC用に設計したOS)と同義と考えられている。ただし、NEXTSTEP、Linux、FreeBSD、OpenBSD、NetBSDのようなオペレーティング・システムも SPARCプロセッサ上で動作する。

アーキテクチャは何回か改訂されていて、最近のものがバージョン8と9である。1999年10月、富士通とサン・マイクロシステムズはバージョン9をベースにハイエンドSPARCプロセサの共通仕様(コモン プログラマ リファレンスモデル)を共同開発することを発表した。この共通仕様は、SPARC Joint Programming Specification(JPS1) - Commonalityとして公開されている。2005年12月、サンはUltraSPARC T1をオープンソース化することを発表した。

◆ 特徴

SPARCアーキテクチャはカリフォルニア大学バークレー校の RISC I & II の設計に大きな影響を受けている。本来の RISC 設計は必要最小限のものであり、機能や命令の種類を可能な限り切り詰め、クロックサイクル毎に命令を実行することを目指した。このため、乗除算命令が無いなどMIPSアーキテクチャと様々な面で類似している。その他、初期のRISCからSPARCが影響を受けた点として分岐遅延スロットがある。

SPARCプロセッサは通常128本もの汎用レジスタを持つ。任意の時点でソフトウェアから見えるのは128本のうちの32本だけである。そのうち8本は汎用レジスタだが、g0レジスタは常に内容がゼロなので、実質的な汎用レジスタは7本である。他の24本はコールスタックの一部をレジスタ化したものである。

これら24本のレジスタは、いわゆるレジスタ・ウィンドウを形成する。そして、関数呼出しとリターンの際に、このウィンドウがレジスタスタック上を上下に移動するのである。各ウィンドウは8本のローカルレジスタを持ち、8本のレジスタを上下の隣接ウィンドウのレジスタと共有する。共有されたレジスタは関数のパラメータ渡しと結果の値を戻すために使われ、ローカルレジスタは、各関数でのローカルな値を保持するために使われる。SPARCの名称の由来にある「Scalable」とは、SPARC仕様では組み込み用途からサーバ用途まで同じ仕様を実装し、非特権命令に関しては完全に互換を維持することを意味している。アーキテクチャ上用途に合わせて規模を変更できる点は、実装するレジスタ・ウィンドウの個数である。仕様では3個から32個までのウィンドウ実装を許していて、実装者は32個を実装して関数コール性能を向上させるか、3個だけ実装してコンテキスト切り替え性能を向上させるか、あるいはその中間を選択できる。このため、SPARCのアーキテクチャはC言語など構造化プログラミング言語に向けて最適化されているとも言われる。同様なレジスタ・ウィンドウを持つアーキテクチャとして、Intel i960、AMD 29000がある。

SPARCバージョン8(1987年)では、浮動小数点レジスタファイルは16本の倍精度レジスタを持つ。各レジスタは2本の単精度レジスタとしても使用でき、全部で32本の単精度レジスタとなる。2本の倍精度レジスタを四倍精度レジスタとして使用することもでき、全体で8本の四倍精度レジスタとなる。SPARCバージョン9(1995年)ではさらに16本の倍精度レジスタを追加したが、これらは単精度レジスタとしては使用できない(四倍精度レジスタ8本としては使用可能)。

タグ付き加減算命令はLSBの2ビットを無視して加減算を行う。これは、MLやLISPなどのタグ付きの整数フォーマットを使うような言語の実装に有効と思われる。

◆ 歴史

前のページ 1/3 次のページ

・SPARC page1

・SPARC page2

・SPARC page3